近日，半导体行业频频出现大动作。高通发布旗下第三代5G基带芯片骁龙X60，称该芯片将采用三星5纳米工艺进行代工生产。无独有偶，台积电也开始量产5纳米EUV工艺制程芯片。可能对于关注芯片的人来说，不理解为啥5纳米制程如此受关注？今天，宏旺半导体带大家一文读懂在芯片生产制造技术环节中，什么是纳米制程，而5纳米制程相对来说有什么进步。
什么是纳米制程？
首先纳米，是指一种长度单位，1纳米就是10亿分之一米，也叫毫微米。纳米制程，习惯上，专指电子芯片中晶体管，极与极间距，电极本身宽度，从几十纳米到几纳米的长度距离，比如十纳米制程，那么晶体管本身电极最小处就是10纳米。
宏旺半导体了解到，一般而言，芯片的纳米制程就是指晶体管栅极的线宽度，也就是晶体管源极和漏极所连接的半导体材料的距离。理论上，栅极的线宽越小越省电，电压也可以越低。
![宏旺半导体分析5纳米、7纳米等制程究竟是指什么？]( "宏旺半导体分析5纳米、7纳米等制程究竟是指什么？")
根据摩尔定律理论，每隔18个月，芯片内部晶体管数量就会翻一番，性能也将跟着翻倍。这样芯片性能不仅更加强大，而且功耗也会更低。随着芯片面积越来越小，集成电路内部晶体管数量急剧增加，在性能方面也会大大提升。举个例子，7纳米制程工艺的A13仿生芯片有85亿个晶体管，而5纳米制程的A14仿生芯片内部将拥有150亿个晶体管。
5纳米或将成为今年焦点
如果说2019年先进工艺的竞争重点是7纳米+EUV光刻工艺，那么2020年焦点将转到5纳米节点上。根据台积电发布的信息，5纳米制程将分为N5、N5P两个版本。N5相较于当前N7的7纳米制程，性能要再提升15%、功耗降低30%。N5P则将在N5的基础上再将性能提升7%、功耗降低15%。
5纳米将使用第五代FinFET电晶体技术，EUV极紫外光刻技术也提升到10多个光刻层，整体电晶体密度提升84%。换句话说，以7纳米是每平方公厘9，627万个电晶体计算，则5纳米就将是每平方公里有1.771亿个电晶体。
纳米制程的进步对存储芯片有什么好处？
前文提到，缩减元器件之间的距离之后，晶体管之间的电容也会更低，从而提升它们的开关频率。那么，由于晶体管在切换电子信号时的动态功率消耗与电容成正比，因此，它们才可以在速度更快的同时，做到更加省电。另外，这些更小的晶体管只需要更低的导通电压，而动态功耗又与电压的平方成反比（这时能效也会随之提升）。
宏旺半导体之前说过，推动半导体制造商向更小的工艺尺寸进发的最大动力，就是成本的降低。组件越小，同一片晶圆可切割出来的芯片就可以更多。
所以，纳米制程越先进，芯片的性能越是强悍，存储器产品越是优质。
![宏旺半导体分析5纳米、7纳米等制程究竟是指什么？]( "宏旺半导体分析5纳米、7纳米等制程究竟是指什么？")
在制程技术方面，宏旺半导体一直致力于eMMC/eMCP/DDR/LPDDR/UFS/UMCP
/SSD高阶存储产品的设计与制造。宏旺半导体自主研发先进制程级别的eMMC，具有低功耗、高稳定度与轻小体积的特点，目前已广泛应用于移动设备、工规市场、车载系统、物联网、机器人及人工智能等领域。未来宏旺半导体会持续把存储芯片研发做好，继续对标国际原厂技术指标，达到国际一流产品技术标准，为市场提供最符合市场期待的存储解决方案。